2023年全国大学生FPGA创新设计竞赛
报名截止时间：2023年9月22日18点
报名资格审核：2023年9月23日-9月28日
作品设计时间：2023年10月-11月16日
作品提交时间：2023年11月16日18点
初赛评审时间：2023年11月17日-11月20日
竞赛决赛时间：2023年12月1日-12月3日
报名网址：www.fpgachina.cn
由中国电子学会与国家级实验教学示范中心联席会电子学科组主办的“2023年全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计竞赛”正式开始报名，旨在提高全国高校学生在嵌入式芯片及系统设计领域、可编程逻辑器件应用领域自主创新设计与工程实践能力，培养具有创新思维、具备解决复杂工程问题能力且拥有团队合作精神的优秀人才。
作为国内FPGA领域专业厂商，紫光同创持续支持加大高校生态建设，为FPGA创新设计竞赛提供赞助支持。作为赛事协办单位，紫光同创凭借出色的命题和优秀的器件性能表现，获得专家组委会的一致好评，并在全国高校范围内掀起选题热潮，2022年参赛作品数量和进入决赛的队伍数量位居国产厂家第一。
本届大赛，紫光同创杯赛道从实际应用需求出发，拟定了多媒体视频处理魔盒、PCIE网络数据采集卡和基于RISC-V的多功能游戏机3个赛题方向，并免费借用PGL50H开发板145套，供同学们自主选择和发挥。此外，紫光同创及生态合作伙伴的专家团队也将为同学们提供全程答疑，助力在大赛中冲击最高荣誉！欢迎各位同学踊跃报名紫光同创杯赛！
紫光同创选题指南
赛题一：多媒体视频处理魔盒
设计要求：
本赛题要求采用紫光同创FPGA制作一个多媒体视频图像处理魔盒，能进行多种视频图像算法的原型验证及效果展示，能进行：视频融合、去噪、视频拼接、视频旋转、图形叠加等。视频的输入源为双目摄像头和HDMI，叠加字符的输入源为以太网口，视频的输出为HDMI。
基础要求：
（1）定义双目摄像头为输入源1，HDMI为输入源2；
（2）将输入源1、输入源2的视频源进行拼接；
（3）对拼接后的图像进行缩小或放大；
（4）将拼接后的图像通过HDMI实时显示输出；
加分项：
（1）增加双目摄像头的融合、去噪功能；
（2）通过按键能实现图像的任意比例的缩小和放大功能；
（3）通过按键控制实现90度、180度的图像旋转；
（4）通过按键能实现任意角度的图像旋转；
（5）通过按键调整图像的亮度和色度；
（6）能通过网口输入字符，并将相应字符叠加到拼接处理后的图像中；（7）其它视频图像处理技巧。
参考系统信号框图如下：
赛题二：PCIE网络数据采集卡
设计要求：
本赛题要求采用紫光同创FPGA透传采集1路或者多路以太网数据，并通过PCIE进行网络数据双向通信。
基础要求：
（1）实现1路网口的PCIE透传；
（2）上位机识别1路网口，并且该网口能进行数据的收发，进行各类标准网络的配置；
（3）上位机采用第三方工具统计网口的网络延迟及带宽，并给出测试结果。
加分项：
（1）尽可能多的实现多网口的PCIE透传；
（2）上位机通过PCIE能识别多路网口，并且多路网口能进行独立的数据收发，进行多类标准网络的配置；
（3）能拥有更大的带宽，更低的数据传输延迟;
（4）同时支持Linux系统和Windows系统。
参考系统信号框图如下：
赛题三：基于RISC-V的多功能游戏机
设计要求：
本赛题要求在紫光同创FPGA平台上，移植RISC-V并实现一款或多款趣味游戏（坦克大战、贪吃蛇、魂斗罗等），要求使用VGA/HDMI/串口屏进行图像显示。
基础要求：
（1）能进行基础的游戏操作及展示。
加分项：
（1）能支持多种游戏切换；
（2）能支持更高的图像刷新频率，如采用HDMI接口显示；
（3）能支持标准游戏手柄（或者自制游戏手柄）提高操作趣味；
（4）驱动多种传感器：进行图像、声音同步展示；支持震动；氛围灯；
（5）能通过PCIE或以太网等进行游戏的录播存档。
紫光同创赛道支持
紫光同创将免费提供145套盘古50K开发板借用，企业将根据报名队伍赛题思路及创新点等综合评审借用名单，未获得板卡借用的队伍不代表没有参赛资格。参赛队伍亦可以自制或者购买其它第三方以紫光同创FPGA芯片为核心的开发板。
盘古50K开发板资料包：
https://pan.baidu.com/s/1W5owptqSzWDB-syMqK98sg（提取码：oq69）
注：参赛作品使用到的FPGA芯片逻辑规模尽量控制在50K以内，在同等性能下逻辑规模更小的作品更优。
盘古50K开发板借用申请链接或扫码申请
【腾讯文档】2023全国大学生FPGA竞赛紫光同创杯开发板借用申请https://docs.qq.com/form/page/DRWdKaU1heVJUUU1O
板卡申请截止日期：2023年9月24日23：59
关于盘古50K开发板
盘古50K开发板（MES50HP）采用了核心板+扩展板的结构，核心板与扩展板之间使用高速板对板连接器进行连接。
核心板主要由FPGA（PGL50H）+2颗DDR3+Flash+电源及复位构成，每片DDR3（MT41K256M16TW-107:P）的容量为4Gbit，总数据带宽最高到25600（800×32）Mbps，充分满足了高速多路数据存储的需求；另外PGL50HFPGA带有4路HSST高速收发器，每路速度高达6.375Gb/s，非常适合用于光纤通信和PCIe数据通信。
底板为核心板扩展了丰富的外围接口,预留HDMI收发接口用于图像验证及处理；预留的光纤接口、10/100/1000M以太网接口，PCIE接口，方便各类高速通信系统验证；另外预留了一个40pin的IO扩展连接器，方便用户在开发平台基础上验证模块电路功能。
盘古50K开发板（MES50HP）购买链接：
https://shop372525434.taobao.com
淘宝店铺搜索：小眼睛半导体
https://mp.weixin.qq.com/s/LtY_MI3R2WB26pvyTDg4Pg
